本书是高性能数字集成系统设计的基础教材，作者从硬件描述语言Verilog HDL描述入手，重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。本书还给出了复杂数字系统的两种实现方案FPGA/ASIC的具体实现方案。全书共分11章，主要包含复杂数字系统设计问题前瞻、Verilog HDL语言基础、电路结构优化、状态机及数据路径、时序/时钟域、低功耗、可重构设计及其具体FPGA/ASIC设计实现方法。本书通过大量设计实例讨论高性能设计思想和方法，同时，针对当前工业界人士的问题和需求，有的放矢地分析和解释了相关具体设计案例。 本书可作为普通高等院校、科研院所电子信息、通信工程、电气工程、计算机等相关专业的本科生和研究生教材，还可作为数字集成系统领域工程技术人员的参考书。

电子信息科学是世界各国争相探索和研究的前沿科学领域，是引领世界科技发展的重要源动力。电子信息科学的发展强烈地依赖于微电子、信息、通信和计算机技术等，其中随着集成化制造技术的迅猛发展，电子技术的核心——集成电路已经成为电子信息科学高速发展的基石。2000年，国务院18号文件《鼓励软件产业和集成电路产业发展的若干政策》的出台极大地鼓励和推动了我国信息产业的发展。2006年，国家中长期科学和技术发展规划纲要中公布了16项重大科技专项，其中前两项就是集成电路设计和制造专项课题。由此可见，集成化技术在科学发展中的地位和作用。 近年来，随着国家对电子信息产业的大力扶持和推进，也随着读者对相关图书的需求的激增，国内有关数字系统集成化设计的书籍也成为炙手可热的信息来源。目前，市场中相关的图书可以归纳为以下三类：(1) 语言介绍类，以讲述硬件描述语言为主，包含Verilog HDL和VHDL。(2) 工具实现类，主要以介绍FPGA的应用实现方法为主，主要是对Xilinx产品和Altera产品的介绍等。(3) 代码描述类，主要以讲述数字系统中的模块代码的编写。部分图书综合了上述三个方面。这些图书既包括国外引进的版本，也包括国内原创的版本。由于硬件描述语言与传统的高级程序语言所实现的最终目标存在本质区别，硬件设计人员不能仅仅考虑所描述数字系统的逻辑功能，更重要的是要考虑所实现集成化系统的物理性能。高级数字电路/系统的物理性能通常包含电路面积、功耗、速度、时滞和吞吐率等多方面。而国内基于FPGA/ASIC集成化数字系统的性能优化与设计的图书资源却寥寥无几，这必将制约数字系统集成化设计水平的提升。 为弥补上述图书资源的不足，本书以讲解Verilog HDL语言为基础，并较深入地分析数字系统的工作原理，从集成化的视角重点讲述系统的结构优化、时序、速度、面积和功耗等物理性能的设计优化，通过对上述多重物理性能的折中分析，实现Verilog HDL描述方法的高级数字系统的设计方案。本书的具体内容如下。 第1章概述了电子信息社会条件下，高级复杂数字系统设计所面临的集成化挑战、设计流程、发展趋势和未来的应用前景等。 第2章介绍Verilog硬件描述语言，其中包括基本结构、模块与声明、数据类型与运算符、行为建模和Verilog—2001设计规则等几部分。 第3章讨论了基于Verilog语言的数字系统集成化设计的性能优化。其中包括电路面积的优化、速度的优化、模块间接口的设计、复位信号与结构的优化等。本章介绍了在相同逻辑功能实现的前提下，不同Verilog描述方法对应的不同物理结构，从而对面积、速度、功耗带来不同的结果。 第4章描述了复杂数字系统设计常用的运算单元和结构。其中包括逻辑电路的数值计算、加法器、乘法器、数字信号处理等内容。 第5章讨论了数字系统中重点的问题——状态机与数据路径。本章介绍了状态机的概念、分类、HDL描述法、编码风格、可综合化、性能优化等方面；描述了数据路径中时间调度与分配和相应集成化设计实例。 第6章介绍了数字电路中重要的概念——时序。随着数字系统计算速度的提升，电路时序要求日趋严峻。为此描述了时序参数定义、时钟抖动与偏差、时钟分布、延迟时间等问题，进而讨论了同步与异步逻辑电路的概念和设计法。 第7章介绍了集成化电路设计中的重点问题——低功耗。7.1节描述了功耗的种类、定义等概念；7.2节讨论了低功耗设计的方法，如系统级、算法级、结构级、电路级和器件级等。 第8章介绍了可重构电路FPGA和可重构计算。其中包括可重构器件的现状和分类、FPGA电路结构、可重构系统等。 第9章通过AES加解密系统和基带调制解调系统设计实例，讲解了复杂数字系统设计的方法。 第10章介绍了集成化数字系统设计的方法之一：FPGA设计实现方法。 第11章介绍了集成化数字系统设计的方法之二：ASIC设计实现方法。 本书由李洪革构思、执笔完成，全书凝结了作者十余年集成化数字系统设计的工作经验并吸收、总结了多位学者的最新研究成果。参与本书编写的人员有邓征、杨奇桦、徐启成、于攀，多名研究生参与了书稿的校对和文字的复查工作。在该书的编写过程中，得到了多方面的支持与帮助。国家集成电路人才培养基地——北京航空航天大学电子信息工程学院的领导和师生一直对本书给予了大力的支持和帮助，电子工业出版社对本书的出版提供了直接而热情的帮助。在此谨向所有为本书的编写、出版给予鼓励和帮助的社会各界表示最衷心的感谢！ 为方便教师教学，本书配有免费电子教学课件，可以登录华信教育资源网(http://www.hxedu.com.cn)注册下载或发送电子邮件至duandh@phei.com.cn索取。 尽管作者对书稿进行了多次严密的修改和推敲，但由于集成化系统设计的先进性和快速发展的特点，且作者学识所限，书中的错误和不当之处在所难免，恳请使用本书的师生和社会各界人士给予批评、指正。作者的邮箱：honggeli@buaa.edu.cn。 编 者 2010年6月

第1章 FPGA/ASIC设计方法概述 (1) 1.1 电子系统发展历史 (1) 1.2 高性能集成化设计 (2) 1.3 数字集成化设计流程 (3) 1.4 数字系统实现方法 (5) 1.5 集成化设计发展趋势 (8) 1.6 集成设计应用前景 (10) 习题 (11) 参考文献 (11) 第2章 Verilog硬件描述语言 (12) 2.1 基本概念 (12) 2.2 Verilog HDL基本结构 (13) 2.3 模块与声明 (14) 2.3.1 模块命名 (14) 2.3.2 信号命名 (15) 2.3.3 端口声明 (16) 2.3.4 变量声明 (16) 2.3.5 `include与`define (16) 2.3.6 代码编写规范 (16) 2.4 数据类型与运算符 (17) 2.4.1 数字声明 (17) 2.4.2 数值逻辑 (18) 2.4.3 常量数据类型 (18) 2.4.4 数据类型 (19) 2.4.5 运算符和表达式 (21) 2.5 行为建模 (22) 2.5.1 行为描述模块 (22) 2.5.2 条件语句 (27) 2.5.3 循环语句 (28) 2.5.4 任务与函数 (30) 2.5.5 混合设计模式 (31) 2.5.6 测试激励 (32) 2.6 Verilog-2001设计规则 (36) 2.7 Verilog基本模块 (40) 2.7.1 组合逻辑 (40) 2.7.2 时序逻辑 (44) 2.8 本章小结 (47) 习题 (48) 参考文献 (48) 第3章 高性能电路设计 (49) 3.1 电路面积缩减 (50) 3.1.1 代码编写优化 (50) 3.1.2 条件语句处理 (51) 3.1.3 资源共享 (53) 3.1.4 时序电路的优化 (58) 3.2 高速电路设计 (61) 3.2.1 树形结构化设计 (62) 3.2.2 电路扇出 (63) 3.2.3 基于信号传播速度的处理 (65) 3.2.4 流水线设计 (68) 3.3 模块接口设计 (73) 3.3.1 数据流量 (73) 3.3.2 模块间的协议传输 (74) 3.4 复位信号与毛刺消除 (78) 3.4.1 复位信号 (78) 3.4.2 毛刺消除设计 (83) 习题 (85) 参考文献 (87) 第4章 运算单元与结构 (88) 4.1 数值计算 (88) 4.2 加法器 (90) 4.2.1 加法器 (90) 4.2.2 超前进位加法器 (91) 4.2.3 进位旁路加法器 (94) 4.2.4 进位选择加法器 (97) 4.3 乘法器 (98) 4.3.1 阵列乘法器 (99) 4.3.2 高速乘法器 (103) 4.4 数字信号处理 (115) 4.4.1 有限冲激响应滤波器 (115) 4.4.2 无限冲激响应滤波器 (119) 4.4.3 脉动阵列 (120) 4.5 有限域GF(2n)运算 (123) 4.5.1 定义 (123) 4.5.2 有限域多项式 (124) 习题 (126) 参考文献 (126) 第5章 状态机与数据路径 (127) 5.1 有限状态机 (127) 5.1.1 基本概念 (127) 5.1.2 状态机分类 (128) 5.1.3 状态机描述方法 (134) 5.1.4 状态机的编码风格 (145) 5.1.5 可综合的FSM编码 (151) 5.1.6 状态机的优化 (153) 5.1.7 状态机容错和设计准则 (154) 5.2 数据路径 (156) 5.2.1 概述 (156) 5.2.2 时间调度与分配 (157) 5.2.3 数据路径设计实例 (163) 习题 (167) 参考文献 (168) 第6章 时序与时钟 (169) 6.1 时序电路 (169) 6.1.1 基本概念 (169) 6.1.2 稳态与亚稳态 (170) 6.1.3 时钟信号 (171) 6.1.4 时钟分布 (174) 6.1.5 电路延时 (176) 6.2 时钟域 (176) 6.2.1 同步与异步 (176) 6.2.2 异步电路通信 (178) 6.2.3 多时钟域复位问题 (192) 习题 (196) 参考文献 (197) 第7章 低功耗设计 (198) 7.1 基本原理 (199) 7.1.1 动态开关功耗 (199) 7.1.2 短路功耗 (200) 7.1.3 静态功率消耗 (201) 7.2 低功耗设计方法 (202) 7.2.1 系统级低功耗法 (203) 7.2.2 算法级低功耗法 (203) 7.2.3 结构级低功耗法 (204) 7.2.4 电路级低功耗法 (206) 7.2.5 泄漏功耗消减法 (213) 习题 (215) 参考文献 (215) 第8章 FPGA与可重构计算 (217) 8.1 可重构器件 (217) 8.1.1 可重构器件现状 (217) 8.1.2 可重构的分类 (218) 8.2 可重构电路结构 (219) 8.2.1 FPGA电路结构 (219) 8.2.2 动态可重构系统 (233) 8.2.3 专用可重构系统 (236) 参考文献 (242) 第9章 数字系统设计实例 (243) 9.1 AES加解密系统 (243) 9.1.1 AES算法概述 (243) 9.1.2 AES算法结构 (243) 9.1.3 芯片内部电路系统架构 (245) 9.1.4 芯片硬件描述语言设计 (248) 9.2 通信基带系统 (253) 9.2.1 无线通信系统 (253) 9.2.2 RFID基带设计 (254) 参考文献 (268) 第10章 FPGA设计方法 (269) 10.1 新建工程 (269) 10.2 新建代码 (270) 10.3 代码仿真 (273) 10.4 IP Core的使用 (280) 10.5 逻辑综合 (283) 10.6 配置实现 (285) 10.7 分析、报告 (289) 10.8 测试 (290) 参考文献 (296) 第11章 ASIC设计方法 (297) 11.1 ASIC定义及设计流程 (297) 11.2 逻辑综合 (299) 11.2.1 逻辑综合工具Design Compiler介绍 (299) 11.2.2 DC基本概念 (301) 11.2.3 DC设计流程 (303) 11.3 布局布线物理设计 (315) 11.3.1 FloorPlan (318) 11.3.2 Timing Setup (322) 11.3.3 Placement (322) 11.3.5 CTS (322) 11.3.5 Route (325) 11.3.6 DFM (328) 11.4 版图验证、修正 (331) 11.4.1 版图验证 (332) 11.4.2 后仿真 (332) 11.4.3 流片 (332) 参考文献 (332)

http://www.hxedu.com.cn/hxedu/fg/book/bookinfo.html?code=G0120700