本书以高速PCB/封装为主要研究对象，辅之以典型的仿真示例，深入阐明电路中信号完整性（SI）、电源完整性（PI）和电磁完整性（EMI）三类性能分析技术。内容侧重于引导对高速电路原理的感悟和理解，注重培养工程师们对高速设计的直觉把握。本书以深入浅出的方式，从系统及电路的高速效应出发，对互连设计与完整性分析技术进行全方位、多角度的透视；完整论述SI、PI和EMI间的相关机理和本质；着力揭示无源元件的物理及拓扑结构与复杂电气性能之间的内在联系；附录还介绍了高速信令和PI仿真技术。

前言 随着半导体工艺向高速度、高密度发展, 作为核心竞争力的高速电路与系统设计技术已成为必备的利器。近几年, 国内陆续引进翻译出版了国外多部完整性方面的专著, 有关数字信号完整性的分析与设计技术正在得到普及。 广义的信号完整性分析与设计涵盖狭义信号及数据完整性、电源完整性、电磁完整性, 这是本书全部论述的基点。但是, 归根结底——所有分析和设计的目的, 还是为了保证基本数字信号的完整性。正是基于这一认知, 我们将本书命名为《信号完整性分析与设计》。写作中, 它被细分为信号(含数据, 以下略)完整性、电源完整性和电磁完整性三个密切互相关的部分。高速数字设计的“列车”在高速前行, 它已经把电源完整性和电磁完整性分析设计技术推到了前台。这里, 电磁完整性作为电路级的微观EMC, 侧重讨论电路设计中如何从源头和路径上研究并解决电磁干扰/被干扰的问题。显然, 在当今高速数字系统的设计中, 电源完整性和电磁完整性比狭义的信号(数据)完整性更具挑战性。本书以高速PCB/封装系统为主要研究对象, 所阐述的原理自然也适用于芯片设计。 对于当今的电子系统设计师或研究人员而言, 普遍感到涉及信号完整性的内容实在浩繁——名目繁多的高速现象; 数不尽的经验法则和设计原则。如今, 更加复杂的电源和电磁完整性又加入到完整性的设计与分析范畴。对于高速芯片与系统的电路设计师而言, 心中的感受是——不堪重负又觉得责无旁贷。 其实, 高速数字设计的基本理论是有章可循的。但是, 要想将其原理分析和互连设计技术论述明白并非易事。本书试图从基于回路和互相关入手, 梳理一条剖析的思路; 统一阐释信号、电源和电磁三个完整性; 培育直觉的工程感悟能力, 进而能自行驾驭高速设计的列车。 书中许多内容是作者研究成果的一种系统陈述。本书根据对理论及技术的领悟, 力图用融汇和直白的方式对狭义信号、电源和电磁完整性的分析设计内容加以综合推介和诠释。在对现有技术再认识的基础上, 竭力促成必要知识的补充和认知层次的提升。作为电气性能, 它们共同刻画的是高速数字系统中息息相关的一个完整属性。其中, 电源分配网络已经成为它们之间密切联系和相互影响的一个纽带。书中三部分内容相对独立, 不同领域的工程师、设计师可以选择性地学习。但是, 建议读者不妨将三部分通读一下。 第1章简要介绍高速数字电路设计与广义信号完整性的概念。其中, 讨论了信号完整性、电源完整性和电磁完整性的关系及协同分析设计技术。 第2章~第6章论述信号完整性的基础性设计与分析技术。内容包括：信号完整性基础、非理想互连分析与设计、非理想互连的建模以及高速总线设计。 第7章~第10章是关于电源完整性设计与分析专题的前沿性论述。内容包括：电源完整性设计基础、高速电源分配网络的频域/时域设计技术以及电源噪声耦合管理技术。 第11章和第12章论述电磁完整性设计与分析的应用性技术。其中, 讨论了电磁完整性与信号完整性/电源完整性的内在联系; 阐述了电磁完整性分析与设计的理论基础; 重点介绍了当前高速PCB级别的应用性EMI设计技术。 附录A介绍当前几种常见的高速信令。包括：GTL、LVDS、HSTL、SSTL、ECL和CML。很多设计师对高速信令缺乏系统的了解, 国内也鲜见介绍有关信令的教材与论著。故本书特意列举了这些高速信令, 以供备查。 附录B介绍四种典型的电源完整性仿真示例。择要介绍了几个主要仿真软件的使用, 可以作为电源完整性仿真技术的速成入门教程。 附录C是各章节知识的技术要点汇总。为的是方便工程设计人员查阅和梳理。 本书对于从事电路中信号完整性、电源完整性和电磁完整性理论研究、工程设计、产品开发、制造及测试人员, 是一本用得着的参考书。本书还可以作为电子通信类学科博士生、硕士生必修或选修课程的教材或参考书。本书也可以作为电子工程师分析设计广义信号完整性时的自学读物和备查手册。 本书的成书出版得到教育部博士点基金(No20050701002)、国家自然科学基金(No60672027、No60871072)、教育部“超高速电路设计与电磁兼容”重点实验室科研基金、西安电子科技大学研究生院《信号完整性分析》研究型课程建设基金和优秀博士论文基金等前瞻性项目的得力资助。在写作过程中得到西安电子科技大学高崧、刘洋、初秀琴、李丽平、尚玉玲、贾琛、潘健、王胜源、蒋冬初、路建民、丁同浩、闫旭、曲咏哲、邱家涛、白凤莲等老师、博士/博士生们的不断切磋和鼎力相助, 使得取材和论述日臻完善。在出版过程中电子工业出版社马岚老师和周宏敏老师提供了许多有益的建议和协助, 保证了出版质量。作者在此一并谨致谢忱！同时, 恳切盼望读者在阅读和使用中不吝赐教！

第一部分信号完整性 第1章高速电路与信号完整性 1.1工艺进步是高速化的引擎 1.2高速电路的技术支点 1.2.1高速I/O信令标准 1.2.2中心平台PCB 1.2.3核心支点ASIC/FPGA 1.2.4高速海量存储器 1.3高速电路的SI、PI和EMI 1.4SI、PI和EMI协同设计 1.5PDN影响SI 1.6EMI的源头设计策略 参考文献 第2章高速互连设计基础 2.1电阻 2.1.1互连线的电阻 2.1.2单位长度电阻 2.1.3方块电阻 2.1.4非均匀电流聚集下的电阻 2.1.5高频时的互连电阻 2.2电感 2.2.1自感与互感 2.2.2局部电感与回路电感 2.2.3电感与地弹 2.2.4方块电感 2.2.5非均匀电流聚集下的电感 2.2.6趋肤效应与挤近效应 2.3电容 2.3.1电容的静态/动态定义 2.3.2有效介电常数 2.3.3单位长度电容 2.3.4平面电容与去耦时间 2.4传输线基础 2.4.1传输线方程 2.4.2特性阻抗的近似计算 2.5高速及高频的概念 2.5.1上升边和边沿率 2.5.2上升边的空间延伸 2.5.3转折频率/信号带宽 2.5.4快边沿率效应 2.5.5寄生效应 2.5.6高频效应 2.6高速互连的表征 2.6.1频域：S参数 2.6.2时域：眼图 2.7差分传输线 2.7.1差分信号与差分对 2.7.2奇模、偶模与差分阻抗 2.7.3差分对的匹配 2.7.4混模S参数 参考文献 第3章反射、串扰与同时开关噪声 3.1反射 3.1.1反射原理 3.1.2传输线匹配策略 3.1.3典型不连续的反射分析 3.2串扰 3.2.1互容与互感 3.2.2容性耦合与感性耦合 3.2.3串扰的仿真及其对信号的影响 3.2.4降低串扰的措施 3.3同时开关噪声 3.3.1同时开关噪声的成因 3.3.2ΔI与SSN的建模仿真 3.4小结 参考文献 第4章非理想互连的分析与设计 4.1一般互连与非理想互连 4.1.1常见的互连线结构 4.1.2非理想互连的协同分析 4.2走线突变 4.3过孔 4.3.1过孔的返回路径 4.3.2过孔的种类 4.3.3过孔的传输特性与平面谐振 4.3.4过孔耦合 4.3.5过孔返回路径的分析与设计 4.3.6微过孔工艺 4.4参考平面不连续 4.4.1参考平面不连续导致SI、PI和EMI问题 4.4.2平面分割的权衡 4.5连接器 4.5.1连接器引入阻抗突变 4.5.2为信号引脚分配紧邻的返回路径 4.5.3连接器与PCB的连接 4.6封装 4.6.1封装工艺的进步趋势 4.6.2 改善性能的封装设计 4.7小结 参考文献 第5章非理想互连的建模与仿真 5.1信号带宽与上升边 5.2互连线的特性区域 5.2.1集总区域 5.2.2RC区域 5.2.3LC区域 5.2.4趋肤效应区域 5.2.5介质损耗区域 5.2.6波导色散区域 5.3集总建模与宽带建模 5.3.1互连建模概述 5.3.2集总建模 5.3.3宽带建模 5.4基于TDR测量的走线突变建模 5.4.1不连续的集总近似条件 5.4.2阻抗曲线与电路拓扑 5.4.3模型带宽与入射信号上升边 5.5基于电流通路的过孔建模与仿真 5.5.1过孔建模仿真概述 5.5.2电源/地平面对的宏模型 5.5.3单个完全切换过孔的建模仿真 5.5.4多个完全切换过孔间耦合的建模仿真 5.5.5部分切换过孔的建模仿真 5.5.6 包含短路孔或去耦电容器的过孔建模仿真 5.5.7过孔建模仿真要点 5.6小结 参考文献 第6章高速总线设计 6.1高速总线结构概述 6.1.1并行总线向串行总线的过渡 6.1.2背板总线拓扑结构 6.1.3 SerDes 6.1.4RapidIO 6.1.5PCI Express 6.2菊花链拓扑设计 6.2.1分支线的反射 6.2.2菊花链布线的分析与仿真 6.2.3中途容性负载的影响 6.3蛇形布线 6.3.1并行总线的时序 6.3.2蛇形布线 6.41～10 GHz高速串行链路分析与设计 6.4.1高速串行链路的主要问题 6.4.2过孔阻抗的匹配补偿设计 6.4.3高速连接器 6.4.4差分对布线 6.4.5寄生参数补偿 6.4.6链路高频损耗评估 6.4.7预加重/去加重与均衡 6.4.8链路的系统级仿真 6.5小结 参考文献 第二部分电源完整性 第7章PDN分析与设计基础 7.1集成电路的功率传输 7.1.1供电电压制约电路性能 7.1.2功率传输中的问题 7.2PDN的组成 7.2.1VRM 7.2.2去耦电容器 7.2.3PCB和封装电源/地平面 7.2.4芯片电源分配网络 7.3电源/地平面噪声的产生与传播 7.3.1电源/地平面谐振模式 7.3.2PCB过孔切换 7.3.3IC电流吸取 7.4基于目标阻抗的PDN设计 7.5平面PDN常用的建模技术 7.5.1谐振腔法 7.5.2分布式电路法 7.6PDN集总分析技术 7.6.1去耦电容器的频率特性 7.6.2PDN集总分析 7.7PDN设计专题讨论 7.7.1PDN去耦设计的不同途径 7.7.2去耦电容器的位置设计 7.7.3材料及厚度对性能的影响 7.8PDN中的DC-DC稳压器 7.8.1DC-DC稳压器指标参数 7.8.2线性稳压器 7.8.3开关稳压器 7.8.4DC-DC稳压器的选用 7.8.51.5 V设计示例：Cyclone EPC12 FPGA 7.8.6电源/地平面版图设计 参考文献 第8章高速PDN频域分析与设计 8.1引言 8.2平面PDN的特性 8.2.1PDN的叠加阻抗 8.2.2PDN的全局和本地特性 8.3多输入叠加阻抗 8.3.1多输入叠加阻抗的定义 8.3.2多输入叠加阻抗的计算 8.3.3示例分析 8.4多输入自阻抗 8.4.1多输入自阻抗的定义 8.4.2多输入自阻抗的计算 8.4.3示例分析 8.4.4去耦平面PDN的多输入自阻抗 8.5多输入阻抗能准确表征PDN 8.6基于多输入阻抗的PDN分析与设计 8.6.1基于多输入阻抗的分析方法 8.6.2示例讨论 8.7时域仿真验证 8.7.1SPICE和FDTD时域验证 8.7.2实验测量验证 8.8小结 参考文献 第9章高速PDN时域分析与设计 9.1引言 9.2去耦电容器网络的时间有限响应 9.2.1去耦网络的瞬态响应 9.2.2去耦网络的目标去耦时间 9.3PDN串联电感导致功率传输延迟 9.3.1功率传输延迟的估算 9.3.2功率传输延迟的验证 9.4去耦电容器的时域表征及设计 9.4.1ΔV时常数的定义 9.4.2串联电感/电阻、电容及噪声容限对ΔV时常数的影响 9.4.3去耦网络设计原理 9.4.4去耦电容器数目计算 9.5基于功率传输的高速PDN去耦网络设计 9.5.1去耦网络集总假设成立 9.5.2ΔV时常数的验证 9.5.3复杂PDN的设计 9.5.4最快去耦电容器的选择 9.5.5去耦电容器摆放位置的分析 9.6与目标阻抗法的比较 9.6.1功率传输法所得的PDN输入阻抗 9.6.2目标阻抗法、功率传输法与电源噪声的关系 9.6.3功率传输法的优点 9.7设计验证 9.7.1FDTD全波验证 9.7.2实验测量验证 9.8小结 参考文献 第10章PDN噪声耦合管理与抑制 10.1PDN噪声管理概述 10.2器件与电源噪声 10.2.1器件的选择 10.2.2面向器件的PDN设计 10.3为信号路径设计低阻抗的紧邻返回路径 10.3.1减少返回路径不连续 10.3.2避免返回路径重叠 10.3.3适当分配信号引脚和地引脚 10.4切断电源噪声的传播路径 10.4.1源端抑制噪声 10.4.2在传播途中抑制噪声 10.4.3在敏感区域抑制噪声 10.5电源/地平面噪声管理 10.5.1去耦电容器 10.5.2短路孔 10.5.3平面分割 10.5.4网络隔离 10.6小结 参考文献 第三部分电磁完整性 第11章电磁完整性设计基础 11.1EMC设计必不可少 11.2数字电路设计中的EMC——电磁完整性 11.3EMI与SI、PI的关系 11.4电流回路的辐射 11.4.1差分电流辐射 11.4.2共模电流辐射 11.5PCB中主导EMI的互连结构 11.5.1高速信号与互连 11.5.2外层信号回路 11.5.3互连阻抗不匹配 11.5.4电源/地平面谐振腔 11.5.5非理想电流回路 11.6接“地”之“迷” 11.6.1返回路径不是简单的“地” 11.6.2不同“地”的含义 11.6.3“地”并非电流槽 11.6.4PCB参考的连接策略 11.7EMI设计要点 11.8小结 参考文献 第12章高速PCB的EMI设计 12.1数字器件的选择与电路设计 12.1.1数字器件选择要点 12.1.2电路设计要点 12.2电磁屏蔽与滤波设计 12.2.1电磁屏蔽 12.2.2滤波 12.3参考平面的分析与设计 12.3.1参考平面的作用 12.3.2参考平面的设计 12.3.3元器件的连接与安装 12.3.4参考平面的谐振 12.3.5边缘辐射 12.3.6过孔设计 12.3.7平面分割 12.4PDN电源/地去耦设计 12.4.1概述 12.4.2分立去耦 12.4.3平面对去耦 12.5匹配传输线设计 12.5.1传输线及匹配 12.5.2传输线布线与连接器设计 12.5.3差分对 12.6PCB叠层设计 12.6.1减小走线/元器件到平面的间距 12.6.2铜平衡 12.6.3单层PCB 12.6.4两层PCB 12.6.5四层PCB 12.6.6六层PCB 12.6.7八层PCB 12.6.8PCB层数设计 参考文献 附录A高速信令简介 附录B电源完整性分析典型示例 附录C技术要点汇总