本书从CMOS芯片结构技术出发，系统地介绍了微米﹑亚微米﹑深亚微米及纳米CMOS制造技术，内容包括单阱 CMOS﹑双阱CMOS﹑LV/HV 兼容 CMOS﹑BiCMOS﹑LV/HV兼容BiCMOS，以及LV/HV兼容BCD制造技术。全书各章都采用由CMOS芯片主要元器件﹑制造技术及主要参数所组成的综合表，从芯片结构出发，利用计算机和它所提供的软件，描绘出芯片制造的各工序剖面结构，从而得到制程剖面结构。书中给出了100种典型CMOS芯片结构，介绍了各种典型制造技术，并描绘出50种制程剖面结构。深入地了解芯片制程剖面结构，对于电路设计﹑芯片制造﹑良率提升﹑产品质量提高及电路失效分析等都是十分重要的。本书技术含量高，非常实用，可作为芯片设计﹑制造﹑测试及可靠性等方面工程技术人员的重要参考资料，也可作为微电子专业高年级本科生的重要参考书，还可供信息领域其他专业的学生和相关科研人员﹑工程技术人员参考。

前 言 本书系统地介绍了微米﹑亚微米﹑深亚微米及纳米CMOS制造技术。为了阐述简洁明了，除第1章外，全书其他各章都由综合表（电路主要元器件﹑制造技术及主要参数﹑设计规则等）﹑CMOS芯片剖面结构﹑工艺技术及工艺制程等组成。限于篇幅，本书第1章仅简明扼要地叙述制造的各种基本工艺技术，而更加详细的技术，请读者参阅本书后面的“参考文献”。 半个多世纪以来，MOS集成电路按照摩尔定律高速地向前发展，芯片特征尺寸不断缩小，晶圆尺寸不断扩大，现今已进入22～10nm技术节点的几十亿个元件集成度，12in晶圆的采用，显示出集成电路的成果，亦表示出工艺技术迅速发展且出现了深刻的变化。特征尺寸不断缩小，芯片面积不断扩大，元件数不断增加，芯片从二维结构进入三维结构，布线层数不断增多，集成电路的性能与功能不断提高，这使得集成电路越来越复杂，导致制造技术难度不断提高。针对这种情况，集成电路的设计和制造采用本书作者提出的芯片结构技术是十分必要的，并且本书给出了直观的图示。这对于设计和制造中出现各种问题的分析非常有帮助，对于完善和提高制造技术非常有用，对于产品性能﹑良率﹑产品质量及可靠性等的提高也都是非常有效的。总之，这有助于设计与制造间各种技术问题的讨论，使得电路设计和制造技术得到紧密的结合与沟通。 本书第1章简明扼要地介绍了制造基本技术，为后面各章的制造技术奠定了基础。全书各章（除第1章之外）都采用芯片结构技术，系统地介绍了 CMOS各种典型制造技术。内容包括单阱 CMOS﹑双阱 CMOS﹑LV/HV 兼容 CMOS﹑BiCMOS﹑LV/HV 兼容 BiCMOS及 LV/HV 兼容BCD制造技术。采用芯片结构技术，书中各章节描绘出百余种典型CMOS芯片结构，并介绍了50种典型CMOS制造技术。采用芯片结构技术，利用计算机及其所提供的软件，可以描绘出芯片制程中各个工序剖面结构，依据各个工序的先后次序互相连接起来，可以得到制程剖面结构示意图。每章的第一节都给出了CMOS芯片平面与剖面结构示意图，该图直观地显示出制程中芯片表面﹑内部元器件及互连的形成过程和结构的变化，使读者能更快地掌握CMOS电路制造技术。 电路设计是由设计公司来实现的。一般由制造厂家的技术工程部门将设计规则和各种器件模型参数提供给设计公司，作为电路设计的依据之一。电路设计完成后，就要把电路详细线路图转换成多层的几何图形的版图（Layout），然后制成供芯片制造用的掩模（Mask）。电路芯片制造中使用多次掩模，各次光刻确定了电路芯片各层平面结构与横向尺寸。制程完成后不仅确定了电路芯片各层平面结构与横向尺寸，而且也确定了剖面结构与纵向尺寸，并精确控制了硅中的杂质浓度及其分布和结深，从而确定了电路功能和电气性能。芯片结构及其尺寸和硅中杂质浓度及其分布﹑结深都是制程的关键。它们与电路芯片制造的工艺和电学参数密切相关。 种类繁多的CMOS电路，具有不同的集成度，要采用不同的设计规则，就有相应的不同的制造技术。不能用高集成度的亚微米或深微米制造技术来制造低集成度的微米级电路。后者的电路种类和数量都相当多。因此，本书介绍的微米﹑亚微米﹑深亚微米及纳米制造技术，其中有适用于低集成度电路制造的，也有适用于高集成度电路制造的。 2010年出版的《MOS集成电路结构与制造技术》系统地介绍了各种不同元器件剖面结构，集成后得到各种典型芯片剖面结构，由此结合其结构以实例描绘出一些制程；而2012年出版的《MOS集成电路工艺与制造技术》系统地介绍了芯片基础工艺并建立其工艺规范，由此结合其规范以实例描绘出一些制程；而《CMOS芯片结构与制造技术》是上述两本著作的续集，系统地介绍了各种硅栅或硅化物栅CMOS制程，由此以基本制程结构为基础，消去/修改其中单个﹑多个元器件结构，或者引入不同于其中单个﹑多个元器件的结构，并使之制程进行改变，得到多种不同制程结构，阐明了各种制程的相互关联。这三本著作，可以说相辅相成，技术含量高，非常实用。 本书各章中抽出一些内容，在中国电子信息产业集团有限公司主管的《集成电路应用》学术期刊（2017.4～2019. ）陆续刊登，获得读者很好的评价，各种芯片与制程结构技术非常实用。 虽然书稿历经多次修改和校正，但由于涉及各种类型制造技术，再加上作者限于水平和经验，书中难免存在缺点和错误，殷切希望广大读者批评指正。 作 者

第1章 LSI/VLSI制造基本技术 1 1.1 基础工艺技术 1 1.1.1 基础工艺技术 1 1.1.2 工艺制程 3 1.1.3 工艺一体化 4 1.2 器件隔离技术 4 1.2.1 LOCOS隔离 4 1.2.2 浅槽隔离 6 1.2.3 PN结隔离 7 1.3 衬底与阱技术 8 1.3.1 CMOS工艺与阱的形成 8 1.3.2 可靠性与阱技术 10 1.3.3 外延与SOI衬底 10 1.4 栅与源﹑漏结的形成技术 11 1.4.1 栅工艺 11 1.4.2 源﹑漏结构的形成 12 1.4.3 漏极技术 13 1.5 接触的形成与多层布线技术 13 1.5.1 接触的形成 14 1.5.2 金属化系统 14 1.5.3 多层布线工艺与平坦化技术 14 1.6 BiCMOS技术 15 1.7 LV/HV兼容技术 16 1.7.1 LV/HV兼容CMOS 16 1.7.2 LV/HV兼容BiCMOS 17 1.7.3 LV/HV兼容BCD 18 1.8 MOS集成电路工艺设计 19 1.8.1 硅衬底参数设计 20 1.8.2 栅介质材料 20 1.8.3 栅电极材料 21 1.8.4 阈值电压设计 21 1.8.5 工艺参数设计 22 1.9 MOS集成电路设计与制造技术关系 24 1.9.1 芯片结构及其参数 25 1.9.2 芯片结构技术 25 1.9.3 芯片制造 26 第2章 单阱CMOS芯片与制程剖面结构 28 2.1 P-Well CMOS（A） 28 2.1.1 芯片平面/剖面结构 29 2.1.2 工艺技术 32 2.1.3 工艺制程 32 2.2 P-Well CMOS（B） 34 2.2.1 芯片剖面结构 34 2.2.2 工艺技术 35 2.2.3 工艺制程 38 2.3 P-Well CMOS（C） 39 2.3.1 芯片剖面结构 40 2.3.2 工艺技术 40 2.3.3 工艺制程 43 2.4 HV P-Well CMOS 45 2.4.1 芯片剖面结构 46 2.4.2 工艺技术 46 2.4.3 工艺制程 49 2.5 N-Well CMOS（A） 51 2.5.1 芯片平面/剖面结构 52 2.5.2 工艺技术 55 2.5.3 工艺制程 55 2.6 N-Well CMOS（B） 57 2.6.1 芯片剖面结构 57 2.6.2 工艺技术 58 2.6.3 工艺制程 61 2.7 N-Well CMOS（C） 62 2.7.1 芯片剖面结构 63 2.7.2 工艺技术 63 2.7.3 工艺制程 66 2.8 HV N-Well CMOS 67 2.8.1 芯片剖面结构 68 2.8.2 工艺技术 69 2.8.3 工艺制程 71 第3章 双阱CMOS芯片与制程剖面结构 73 3.1 亚微米CMOS（A） 74 3.1.1 芯片平面/剖面结构 75 3.1.2 工艺技术 79 3.1.3 工艺制程 80 3.2 亚微米CMOS（B） 81 3-2-1 芯片剖面结构 82 3.2.2 工艺技术 82 3.2.3 工艺制程 85 3.3 亚微米CMOS（C） 87 3.3.1 芯片剖面结构 87 3.3.2 工艺技术 88 3.3.3 工艺制程 91 3.4 深亚微米CMOS（A） 93 3.4.1 芯片剖面结构 94 3.4.2 工艺技术 94 3.4.3 工艺制程 97 3.5 深亚微米CMOS（B） 99 3.5.1 芯片剖面结构 99 3.5.2 工艺技术 100 3.5.3 工艺制程 103 3.6 深亚微米CMOS（C） 105 3.6.1 芯片剖面结构 106 3.6.2 工艺技术 106 3.6.3 工艺制程 111 3.7 纳米CMOS（A） 112 3.7.1 芯片剖面结构 113 3.7.2 工艺技术 114 3.7.3 工艺制程 115 3.8 纳米CMOS（B） 118 3.8.1 芯片剖面结构 119 3.8.2 工艺技术 120 3.8.3 工艺制程 122 3.9 纳米CMOS（C） 124 3.9.1 芯片剖面结构 125 3.9.2 工艺技术 125 3.9.3 工艺制程 129 3.10 纳米CMOS（D） 130 3.10.1 芯片剖面结构 131 3.10.2 工艺技术 132 3.10.3 工艺制程 137 第4章 LV/HV兼容CMOS芯片与制程剖面结构 139 4.1 LV/HV P-Well CMOS（A） 140 4.1.1 芯片平面/剖面结构 140 4.1.2 工艺技术 141 4.1.3 工艺制程 145 4.2 LV/HV P-Well CMOS（B） 147 4.2.1 芯片剖面结构 148 4.2.2 工艺技术 148 4.2.3 工艺制程 151 4.3 LV/HV P-Well CMOS（C） 152 4.3.1 芯片剖面结构 153 4.3.2 工艺技术 154 4.3.3 工艺制程 157 4.4 LV/HV N-Well CMOS（A） 158 4.4.1 芯片剖面结构 159 4.4.2 工艺技术 160 4.4.3 工艺制程 163 4.5 LV/HV N-Well CMOS（B） 164 4.5.1 芯片剖面结构 165 4.5.2 工艺技术 166 4.5.3 工艺制程 168 4.6 LV/HV N-Well CMOS（C） 170 4.6.1 芯片剖面结构 171 4.6.2 工艺技术 171 4.6.3 工艺制程 174 4.7 LV/HV Twin-Well CMOS（A） 176 4.7.1 芯片剖面结构 177 4.7.2 工艺技术 177 4.7.3 工艺制程 181 4.8 LV/HV Twin-Well CMOS（B） 182 4.8.1 芯片剖面结构 183 4.8.2 工艺技术 184 4.8.3 工艺制程 187 第5章 BiCMOS芯片与制程剖面结构 189 5.1 P-Well BiCMOS[C] 190 5.1.1 芯片平面/剖面结构 191 5.1.2 工艺技术 195 5.1.3 工艺制程 196 5.2 P-Well BiCMOS[B]-（A） 197 5.2.1 芯片剖面结构 198 5.2.2 工艺技术 199 5.2.3 工艺制程 202 5.3 P-Well BiCMOS[B]-（B） 203 5.3.1 芯片剖面结构 204 5.3.2 工艺技术 205 5.3.3 工艺制程 208 5.4 N-Well BiCMOS[C] 210 5.4.1 芯片剖面结构 210 5.4.2 工艺技术 211 5.4.3 工艺制程 213 5.5 N-Well BiCMOS[B]-（A） 215 5.5.1 芯片剖面结构 216 5.5.2 工艺技术 216 5.5.3 工艺制程 220 5.6 N-Well BiCMOS[B]-（B） 222 5.6.1 芯片剖面结构 222 5.6.2 工艺技术 223 5.6.3 工艺制程 227 5.7 Twin-Well BiCMOS[B]-（A） 229 5.7.1 芯片剖面结构 230 5.7.2 工艺技术 230 5.7.3 工艺制程 234 5.8 Twin-Well BiCMOS[B]-（B） 236 5.8.1 芯片剖面结构 237 5.8.2 工艺技术 237 5.8.3 工艺制程 241 第6章 LV/HV兼容BiCMOS芯片与制程剖面结构 244 6.1 LV/HV P-Well BiCMOS[C] 244 6.1.1 芯片平面/剖面结构 245 6.1.2 工艺技术 245 6.1.3 工艺制程 250 6.2 LV/HV P-Well BiCMOS[B]-（A） 251 6.2.1 芯片剖面结构 252 6.2.2 工艺技术 252 6.2.3 工艺制程 256 6.3 LV/HV P-Well BiCMOS[B]-（B） 258 6.3.1 芯片剖面结构 259 6.3.2 工艺技术 259 6.3.3 工艺制程 263 6.4 LV/HV N-Well BiCMOS[C] 264 6.4.1 芯片剖面结构 265 6.4.2 工艺技术 266 6.4.3 工艺制程 269 6.5 LV/HV N-Well BiCMOS[B]-（A） 270 6.5.1 芯片剖面结构 271 6.5.2 工艺技术 272 6.5.3 工艺制程 275 6.6 LV/HV N-Well BiCMOS[B]-（B） 277 6.6.1 芯片剖面结构 278 6.6.2 工艺技术 278 6.6.3 工艺制程 282 6.7 LV/HV Twin-Well BiCMOS[C] 283 6.7.1 芯片剖面结构 284 6.7.2 工艺技术 285 6.7.3 工艺制程 288 6.8 LV/HV Twin-Well BiCMOS[B] 290 6.8.1 芯片剖面结构 291 6.8.2 工艺技术 291 6.8.3 工艺制程 294 第7章 LV/HV兼容BCD芯片与制程剖面结构 296 7.1 LV/HV P-Well BCD[C] 297 7.1.1 芯片平面/剖面结构 298 7.1.2 工艺技术 298 7.1.3 工艺制程 302 7.2 LV/HV P-Well BCD[B]-（A） 304 7.2.1 芯片剖面结构 305 7.2.2 工艺技术 305 7.2.3 工艺制程 309 7.3 LV/HV P-Well BCD[B]-（B） 310 7.3.1 芯片剖面结构 311 7.3.2 工艺技术 311 7.3.3 工艺制程 315 7.4 LV/HV N-Well BCD[C] 317 7.4.1 芯片剖面结构 318 7.4.2 工艺技术 318 7.4.3 工艺制程 321 7.5 LV/HV N-Well BCD[B]-（A） 323 7.5.1 芯片剖面结构 323 7.5.2 工艺技术 324 7.5.3 工艺制程 327 7.6 LV/HV N-Well BCD[B]-（B） 329 7.6.1 芯片剖面结构 330 7.6.2 工艺技术 331 7.6.3 工艺制程 334 7.7 LV/HV N-Well BCD[B]-（C） 336 7.7.1 芯片剖面结构 337 7.7.2 工艺技术 337 7.7.3 工艺制程 341 7.8 LV/HV Twin-Well BCD[C] 342 7.8.1 芯片剖面结构 343 7.8.2 工艺技术 344 7.8.3 工艺制程 347 7.9 LV/HV Twin-Well BCD[B]-（A） 348 7.9.1 芯片剖面结构 349 7.9.2 工艺技术 350 7.9.3 工艺制程 353 7.10 LV/HV Twin-Well BCD[B]-（B） 355 7.10.1 芯片剖面结构 356 7.10.2 工艺技术 356 7.10.3 工艺制程 360 附录A 术语缩写对照 363 附录B 简要说明 367 参考文献 369