这本中英文对照的双语版教材是以原版的英文教材（Donald D. Givone的著作Digital Principles and Design，2003年由McGrawHill公司出版）为主，附上其中重点章节的汉语译文。该书详细、系统地论述了数字系统实现涉及的基本原理和分析设计方法，其内容与我国高等院校开设的数字电路类专业课程的教学大纲基本一致。原书概念准确、论述严谨、思路清晰，是一本易教易学的优秀教材，已被美国众多大学作为教学参考书。

    全书分为9章： 第1章绪论； 第2章数制系统、算术和编码； 第3章布尔代数和组合网络； 第4章布尔表达式的化简； 第5章使用MSI元件和可编程逻辑器件的逻辑设计； 第6章触发器及其简单应用； 第7章同步时序网络； 第8章算法状态机； 第9章异步时序网络。在进行英文影印时，删减了如下章节： 第2章的2.9节和2.12节； 第4章的4.7节~4.14节； 第9章的9.4节~9 .8节； 附录A； 索引。

限于篇幅，且根据我国普通高等院校相关课程的教学基本要求，在译文中，除了影印删减的内容没有翻译以外，还有如下内容和章节没有翻译： 第2章的2.5.2小节和2.5.4小节； 第8章； 第9章； 每章后的习题； 参考文献等。为了方便读者，本书增加了中英文专用名词索引。本书的翻译工作是由清华大学电子工程系罗嵘副教授负责完成。罗嵘副教授一直从事清华大学本科生专业基础课“数字逻辑电路”的教学工作。本书不仅可以作为数字电路类课程双语教学的教材，还可以作为进行数字系统设计的工程师的基础理论参考书。

由于数字技术对日常生活的强大影响，有关数字概念和设计的课程已经成为计算机工程、计算机科学和电机工程专业的基础课。在大学本科的第一年或者第二年经常会遇到相关的绪论课程。在此基础上，会设置附加课程来细化和扩展绪论课程的基本概念。

本书适合作为介绍数字原理的绪论课程（重点强调逻辑设计）以及更高级课程的教材。除附录以外，本书假定读者没有任何相关的背景知识。本书作者的意图是不仅仅给出数字设计中普遍遇到的一系列过程，还更希望提供给读者过程背后的原因。本书假定读者没有任何背景知识，因此可供学习计算机工程、计算机科学和电机工程的学生使用。

本书采用常用的介绍方法。也就是说，重点介绍逻辑设计的基本原理以及每个原理的例证。作者的观点是在使用计算机辅助设计工具之前，逻辑设计的第一门课应该建立有关基本原理的扎实基础。一旦掌握了基本概念，运用设计软件就变得更有意义，且学生可以更有效地使用这些软件。因此，本书强调基本原理的理解以及用这些原理来分析和设计组合及时序逻辑网络。每个主题都是先介绍基本理论，然后阐明如何利用它来进行设计。

本书内容

第1章讨论连续（即模拟）和离散（即数字）网络及设备之间的差别。然后，作为一个综合了本书其他章给出的大多数概念的系统实例，介绍了数字计算机的基本操作。最后，概述了即将讨论的主题。

第2章介绍位置数制系统、算术和转换技术的一般概念。该章详述任意正整数基数，而不只是介绍二进制数制系统，以强调所有位置数制系统以及对其处理的相似性。然后，讨论各种编码和它们的特点，重点介绍错误检测和修正。

第3章引入二值布尔代数。该章给出了如何写、处理和化简布尔表达式。因为二值布尔代数和逻辑网络之间存在一一对应的关系，随后可以看到代数是如何在作为描述组合逻辑网络的行为和结构的数学模型中应用的。该章还对与逻辑网络相关的门特性（即噪声容限、扇出、传输延时和功耗）进行了讨论。

布尔代数的一个重要应用是那些获得最佳表示优化网络的表达式。假定网络的延时时间减少是最重要的，就可能通过系统化过程获得高效的网络。第4章给出了两种获得最简表达式的方法。第一种方法（卡诺图）是一种图形化的过程，可以快速地获得最简表达式。但是，由于卡诺图化简过程依赖于图形的识别，所以为了保证化简过程的有效性，需要对问题的复杂度进行限制。这个限制看起来就是六变量问题。第二种获得最简表达式的方法是QuineMcCluskey法。这种方法只涉及简单的数学处理。对于包含许多变量的问题，QuineMcCluskey法可在数字计算机上执行。然后，将这两种方法的概念扩展到描述多输出网络的一组布尔表达式。该章最后给出了卡诺图概念的变化形式，称为输入变量的卡诺图，此图单元格中可以出现布尔函数。

第5章涉及若干MSI和LSI器件。该章的目的是研究数字系统中常常遇到的组合网络。讨论了若干类型的加法器和减法器。这些器件包括二进制和十进制加法器，以及使用超前进位概念的高速加法器。这一章的内容还包括对比较器、译码器、编码器和多路选择器的讨论。对于译码器和多路选择器，只关注它们作为通用逻辑设计器件的使用。该章最后一部分涉及可编程逻辑器件的3种基本结构： 可编程只读存储器、可编程逻辑阵列和可编程阵列逻辑器件。重点放在使用它们来实现逻辑网络，特别注意它们的优势和弱点以及用它们完成逻辑设计时的约束。

第6章开始介绍时序逻辑网络。该章介绍了各种类型的触发器，即JK、D、T和SR触发器。该章还详细讨论了3类触发器的工作特性，即锁存器、边沿触发器和主从型触发器。剩余章节则关注一些简单的触发器应用，尤其是寄存器和计数器。提出了波状和同步计数器，并进行了比较。该章以同步计数器的通用设计过程结束。这个过程可作为同步时序逻辑设计的基础，在接下来的两章中将详尽进行介绍。

第7章涉及钟控同步时序网络。该章提出了经典的同步时序网络的米利和摩尔模型。首先，分析这些网络以建立网络行为的各种表格化表示。然后，将此过程反过来讨论综合过程。

课程覆盖内容

本书的内容比一个学期的课程内容要多。这样，教师可以根据学生的背景和讲课时间限制来裁剪本书的内容。使用本书的不同方式包括：

 基于本书的可能的一学期课程可以包括第1章~第3章，第4.1节~第4.7节，以及第5章~第7章。第4.1节~第4.7节涵盖了用卡诺图进行布尔函数的简化。

 涵盖QM表格法的第4.8节~第4.11节也可以包括在进度稍快的课程中。

 第4.12节~第4.14节以及第8章和第9章的内容可作为下一学期课程的基础。

对于有兴趣的读者，本书给出了几个定理的正式证明。此外，本书完整地阐述了这些证明，读者可以跳过它们但不影响阅读的连续性。

致谢

我要感谢对本书书稿给出宝贵意见和建议的审稿专家们。他们是：

Kenneth J. Breeding，俄亥俄州立大学

Kirk W. Cameron，南卡罗来纳大学

Mehmet Celenk，俄亥俄大学

Travis E. Doom，莱特州立大学

Richard W. Freeman，爱荷华州立大学

Bruce A. Harvey，佛罗里达州立大学

Raj Katti，北达科他州立大学

Larry Kinney，明尼苏达大学

Wagdy H. Mahmoud，田纳西科技大学

Jeffery P. Mills，伊利诺伊理工学院

Debashis Mohanty，德州A&M大学

Richard G. Molyet，托莱多大学

Jane Moorhead，密西西比州立大学

Suku Nair，南方卫理公会大学

Emil C. Neu，史蒂文斯理工学院

Tatyana D. Roziner，波士顿大学

Salam Salloum，加利福尼亚州立理工大学波莫纳分校

Susan Schneider，马奎特大学

Charles B. Silio，马里兰大学

Dan Stanzione，克莱姆森大学

A. J. Thomas，田纳西州立大学

Massood Towhidnejad，艾姆伯里利德尔航空大学

Murali Varanasi，南佛罗里达大学

Donald C. Wunsch II，密苏里罗拉大学

同时，我要向McGrawHill出版社的全体成员表示衷心感谢，尤其是Besty Jones、Michelle Flomenhoft和Susan Brusch。此外，我希望向Donna和David表示我的感激之情，他们帮助完成了书稿的早期草稿的录入和加工。我还要感谢David完成了本书封面图片的设计。最后，我非常感激我的妻子Louise，感谢她在我写作期间给予的支持和爱。

Donald D. Givone

DIGITAL PRINCIPLES AND DESIGNCONTENTS

第1章绪论

1.1数字时代

1.2信息的模拟和数字表示

1.3数字计算机

1.3.1数字计算机的结构

1.3.2数字计算机的操作

1.4概述

第2章数制系统，算术和编码

2.1位置数制系统

2.2位置数制系统中的计数

2.3基本算术操作

2.3.1加法

2.3.2减法

2.3.3乘法

2.3.4除法

2.4数制转换的多项式法

2.5数制转换的迭代法

2.5.1整数转换的迭代法

2.5.2整数迭代法的证明

2.5.3小数转换的迭代法

2.5.4小数迭代法的证明

2.5.5最后举例

2.6特殊转换过程

2.7有符号数和补数

2.8r补数的加法和减法

2.9r1补数的加法和减法

2.10编码

2.10.1十进制编码

2.10.2单位距离编码

2.10.3字符编码

2.11错误检测

第3章布尔代数和组合网络

3.1布尔代数的定义

3.2布尔代数诸定理

3.3二值布尔代数

3.4布尔公式和函数

3.5规范公式

3.5.1最小项规范公式

3.5.2m标记

3.5.3最大项规范公式

3.5.4M标记

3.6布尔公式的处理

3.6.1方程求补

3.6.2变量扩展

3.6.3方程化简

3.6.4简化定理

3.6.5最小项规范公式

3.6.6最大项规范公式

3.6.7规范公式的反函数

3.7门和组合网络

3.7.1门

3.7.2组合网络

3.7.3分析过程

3.7.4综合过程

3.7.5逻辑设计实例

3.8不完全确定布尔函数和无关条件

3.8.1描述不完全确定布尔函数

3.8.2逻辑设计中的无关项条件

3.9其他布尔运算和门

3.9.1与非函数

3.9.2或非函数

3.9.3通用门

3.9.4与非门实现

3.9.5或非门实现

3.9.6异或函数

3.9.7异或非函数

3.10门特性

3.10.1噪声容限

3.10.2扇出

3.10.3传输延时

3.10.4功耗

第4章布尔表达式的化简

4.1化简问题的表述

4.1.1最简化的准则

4.1.2化简问题

4.2质蕴含项和非冗余析取表达式

4.2.1蕴含

4.2.2包含

4.2.3蕴含项和质蕴含项

4.2.4非冗余析取正则表达式

4.3质包含项和非冗余合取表达式

4.4卡诺图

4.4.1单变量和两变量卡诺图

4.4.2三变量和四变量卡诺图

4.4.3卡诺图和规范公式

4.4.4卡诺图中与项和或项的表示

4.5使用卡诺图得到完全确定布尔函数的最简表达式

4.5.1质蕴含项和卡诺图

4.5.2基本质蕴含项

4.5.3最简或形式

4.5.4最简与形式

4.6不完全确定布尔函数的最简表达式

4.6.1最简或形式

4.6.2最简与形式

第5章使用MSI元件和可编程逻辑器件的逻辑设计

5.1二进制加法器和减法器

5.1.1二进制减法器

5.1.2超前进位加法器

 5.1.3利用超前进位原理实现大型高速加法器

5.2十进制加法器

5.3比较器

5.4译码器

5.4.1使用译码器的逻辑设计

5.4.2有使能输入的译码器

5.5编码器

5.6复用器

5.7可编程逻辑器件

5.8可编程只读存储器

5.9可编程逻辑阵列

5.10可编程阵列逻辑器件

第6章触发器及其简单应用

6.1双稳态基本单元

6.2锁存器

6.2.1SR锁存器

6.2.2一种SR锁存器的应用：  开关去反弹器

6.2.3 锁存器

6.2.4门控SR锁存器

6.2.5门控D锁存器

6.3触发器时序的考虑

6.3.1传输延时

6.3.2最小脉冲宽度

6.3.3建立和保持时间

6.4主从触发器

6.4.1主从型SR触发器

6.4.2主从型JK触发器

6.4.30信号和1信号的捕获

6.4.4其他类型的主从型触发器

6.5边沿触发的触发器

6.5.1正边沿触发D触发器

6.5.2负边沿触发D触发器

6.5.3异步输入信号

6.5.4其他类型的边沿触发的触发器

6.5.5具有数据锁存功能的主从型触发器

6.6特征方程

6.7寄存器

6.8计数器

6.8.1二进制逐次进位计数器

6.8.2同步二进制计数器

6.8.3基于移位寄存器的计数器

6.9同步计数器的设计

6.9.1用钟控JK触发器设计模6同步计数器

6.9.2使用钟控D、T以及SR触发器的模6同步计数器的设计

6.9.3自启动的计数器

第7章同步时序网络

7.1钟控同步时序网络的结构和操作过程

7.2钟控同步时序网络的分析

7.2.1激励和输出方程

7.2.2转换方程

7.2.3转换表

7.2.4激励表

7.2.5状态表

7.2.6状态图

7.2.7网络的最终行为

7.3钟控同步时序网络的行为的建模

7.3.1米利型串行二进制加法器

7.3.2摩尔型串行二进制加法器

7.3.3序列检测器

7.3.40110/1001序列检测器

7.3.5总结举例

7.4状态表的化简

7.4.1确定等价状态对

7.4.2获得等价状态类

7.4.3建立最小状态表

7.4.40110/1001序列检测器

7.5状态分配

7.5.1状态分配的一些简单指导原则

7.5.2未用状态

7.6完成钟控同步时序网络的设计

附录A中英文名词索引